感謝IT之家網(wǎng)友 華南吳彥祖 的線索投遞！

，在下周的 VLSI 研討會(huì)上，英特爾將發(fā)表三篇備受期待的論文，其中之一便是即將推出的 PowerVia 芯片背面供電技術(shù)的進(jìn)展。

英特爾接下來(lái)將推出兩種關(guān)鍵技術(shù):全環(huán)柵晶體管 RibbonFET 技術(shù)和 PowerVia，這將作為英特爾對(duì)光刻行業(yè)的一記組合拳，而且英特爾也認(rèn)為這將是幫助它們重返晶圓廠領(lǐng)導(dǎo)地位的關(guān)鍵。

據(jù)介紹，英特爾是行業(yè)內(nèi)首家在類似測(cè)試芯片的產(chǎn)品上實(shí)現(xiàn)背側(cè)供電技術(shù)的公司，有望推動(dòng)計(jì)算進(jìn)入下一個(gè)時(shí)代。

簡(jiǎn)單來(lái)說(shuō)，PowerVia 可以更好地利用芯片背部，將于 2024 年上半年在 Intel 20A 工藝節(jié)點(diǎn)中率先亮相。它可通過(guò)將電源布線移至晶圓背面來(lái)解決芯片微縮過(guò)程中日益嚴(yán)重的互連瓶頸問(wèn)題。

“PowerVia 是我們積極的‘四年五個(gè)節(jié)點(diǎn)’戰(zhàn)略的一個(gè)重要里程碑，也是我們?cè)?2030 年實(shí)現(xiàn)封裝中萬(wàn)億晶體管的道路上的一個(gè)重要里程碑。使用試驗(yàn)工藝節(jié)點(diǎn)和后續(xù)測(cè)試芯片使我們能夠降低背面電源的風(fēng)險(xiǎn)我們領(lǐng)先的工藝節(jié)點(diǎn)，使英特爾在將背面功率傳輸推向市場(chǎng)方面領(lǐng)先于競(jìng)爭(zhēng)對(duì)手?！?/p>

– Ben Sell，英特爾技術(shù)開發(fā)副總裁

英特爾表示，他們已將 PowerVia 的開發(fā)與晶體管開發(fā)分開，以確保它能夠?yàn)榛?Intel 20A 和 18A 工藝節(jié)點(diǎn)做好準(zhǔn)備。

英特爾在其自家測(cè)試節(jié)點(diǎn)上進(jìn)行了測(cè)試，最終證實(shí)能夠非常有效地利用芯片資源，其單元利用率超過(guò) 90%，同時(shí)有望降低成本，使芯片設(shè)計(jì)人員的熱特性。能夠在其產(chǎn)品中實(shí)現(xiàn)更高的性能和效率。

技術(shù)方面，測(cè)試顯示英特爾平臺(tái)電壓下降改善達(dá) 30% 以上，E 核頻率收益高達(dá)6%，而且英特爾還在 PowerVia 測(cè)試芯片中實(shí)現(xiàn)了與邏輯縮放預(yù)期的更高功率密度相符

英特爾將于 6 月 11 日至 16 日在日本京都舉行的 VLSI 研討會(huì)上以兩篇論文的形式展揭曉更多細(xì)節(jié)，屆時(shí)IT之家也將為大家?guī)?lái)更多報(bào)道。